

S/N unknown

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: NAKATANI et al. Serial No.: unknown
Filed: concurrent herewith Docket No.: 10873.860US01
Title: COMPONENT BUILT-IN MODULE AND METHOD FOR PRODUCING
THE SAME



CERTIFICATE UNDER 37 CFR 1.10

'Express Mail' mailing label number: EV 037641183 US

Date of Deposit: December 27, 2001

I hereby certify that this correspondence is being deposited with the United States Postal Service 'Express Mail Post Office To Addressee' service under 37 CFR 1.10 on the date indicated above and is addressed to the Assistant Commissioner for Patents, Washington, D.C. 20231.

By: 

Name: Chris Stordahl

SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner for Patents
Washington, D.C. 20231

Dear Sir:

Applicants enclose herewith one certified copy of a Japanese application, Serial No. 2000-397728, filed December 27, 2000, the right of priority of which is claimed under 35 U.S.C. § 119.

Respectfully submitted,

MERCHANT & GOULD P.C.
P.O. Box 2903
Minneapolis, Minnesota 55402-0903
(612) 332-5300

Dated: December 27, 2001

By: 

Douglas P. Mueller
Reg. No. 30,300

DPM/tvm

日 本 国 特 許 庁
JAPAN PATENT OFFICE

JC979 U.S. PTO
10/033322
12/27/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日
Date of Application:

2000年12月27日

出 願 番 号
Application Number:

特願2000-397728

出 願 人
Applicant(s):

松下電器産業株式会社


CERTIFIED COPY OF
PRIORITY DOCUMENT

BEST AVAILABLE COPY

2001年11月30日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3105297

【書類名】 特許願
【整理番号】 R4685
【提出日】 平成12年12月27日
【あて先】 特許庁長官 殿
【国際特許分類】 H05K 1/02
H05K 1/03
H05K 3/12

【発明者】

【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

【氏名】 中谷 誠一

【発明者】

【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

【氏名】 菅谷 康博

【発明者】

【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

【氏名】 朝日 俊行

【発明者】

【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

【氏名】 小松 慎五

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100095555

【弁理士】

【氏名又は名称】 池内 寛幸

【電話番号】 06-6361-9334

【選任した代理人】

【識別番号】 100076576

【弁理士】

【氏名又は名称】 佐藤 公博

【選任した代理人】

【識別番号】 100107641

【弁理士】

【氏名又は名称】 鎌田 耕一

【選任した代理人】

【識別番号】 100110397

【弁理士】

【氏名又は名称】 厩丘 圭司

【選任した代理人】

【識別番号】 100115255

【弁理士】

【氏名又は名称】 辻丸 光一郎

【選任した代理人】

【識別番号】 100115152

【弁理士】

【氏名又は名称】 黒田 茂

【手数料の表示】

【予納台帳番号】 012162

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

特2000-397728

【包括委任状番号】 0004605

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体内蔵モジュールとその製造方法

【特許請求の範囲】

【請求項 1】 電気絶縁材からなるコア層と、前記コア層の少なくとも片面に電気絶縁層と複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも 1 つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の配線パターンと導電性樹脂からなる複数のインナービアを有していることを特徴とする半導体内蔵モジュール。

【請求項 2】 電気絶縁材からなるコア層と、前記コア層の少なくとも片面に電気絶縁層と複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも 1 つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の配線パターンと導電性樹脂からなる複数のインナービアを有し、前記コア層、前記電気絶縁層及び前記配線パターンのすべてを貫通するスルーホールが形成されていることを特徴とする半導体内蔵モジュール。

【請求項 3】 電気絶縁材からなるコア層と、前記コア層の少なくとも片面に無機質フィラーと熱硬化性樹脂を含む混合物から形成された電気絶縁材からなる電気絶縁層と銅箔よりなる複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも 1 つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有し、前記配線パターンが前記インナービアにより電気接続されていることを特徴とする半導体内蔵モジュール。

【請求項 4】 電気絶縁材からなるコア層と、前記コア層の少なくとも片面に熱硬化性樹脂から形成された電気絶縁材からなる電気絶縁層と銅メッキよりなる複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され

、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有し、前記銅メッキよりなる配線パターンが前記インナービアにより電気接続されていることを特徴とする半導体内蔵モジュール。

【請求項5】 電気絶縁材からなるコア層と、前記コア層の少なくとも片面に熱硬化性樹脂が両面に形成された有機フィルムからなる電気絶縁層と銅箔よりなる複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有し、前記配線パターンが前記インナービアにより電気接続されていることを特徴とする半導体内蔵モジュール。

【請求項6】 電気絶縁材からなるコア層と、前記コア層の少なくとも片面に複数の配線パターンとインナービアを有するセラミック基板が接着された半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有していることを特徴とする半導体内蔵モジュール。

【請求項7】 電気絶縁材からなるコア層と、前記コア層の少なくとも片面に複数の配線パターンとインナービアを有する複数のセラミック基板が接着された半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有し、前記複数のセラミック基板が異なる誘電率の誘電体材料よりなることを特徴とする半導体内蔵モジュール。

【請求項8】 前記コア層の少なくとも片面に形成された前記配線パターンの間に膜状能動部品を配置した請求項1～7のいずれかに記載の半導体内蔵モジュ

ール。

【請求項 9】 前記膜状能動部品が、薄膜又は無機質フィラーと熱硬化性樹脂の混合物からなる抵抗、コンデンサ及びインダクタからなる群から選ばれた少なくとも 1 つである請求項 8 に記載の半導体内蔵モジュール。

【請求項 10】 前記膜状能動部品が、少なくともアルミニウム又はタンタルの酸化層と導電性高分子よりなる固体電解コンデンサよりなる請求項 8 に記載の半導体内蔵モジュール。

【請求項 11】 少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、銅箔上に能動部品及び／又は受動部品を実装し、前記部品実装済みの銅箔の部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、更に銅箔を重ねて前記受動部品及び／又は能動部品を前記シート状物に埋没させて加熱加圧することで、前記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その後前記最外層部の銅箔を加工して配線パターンを形成させてコア層を作成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記貫通孔に導電性樹脂を充填したものと銅箔を位置合わせして重ね、加熱加圧することで一体化し、前記銅箔を加工して配線パターンを形成させることを特徴とする半導体内蔵モジュールの製造方法。

【請求項 12】 前記コア層の上に位置合わせして重ねる銅箔において、予め前記銅箔の上に膜状部品が形成されている請求項 11 に記載の半導体内蔵モジュールの製造方法。

【請求項 13】 少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、離型キャリアの片面に配線パターンを形成し、前記離型キャリアの配線パターン上に能動部品及び／又は受動部品を実装し、前記部品実装済みの配線パターンを有する前記離型キャリアの部品実装面に前記貫通孔に導電性樹脂を充填したシート

状物を位置合わせして重ね、前記受動部品及び／又は能動部品を前記シート状物に埋没一体化させて更に加熱加圧することで、前記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その後前記最外層部の離型キャリアを剥離してコア層を形成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記貫通孔に導電性樹脂を充填したものと離型キャリアの片面に配線パターンを形成した前記離型キャリアを位置合わせして重ねて加熱加圧することで一体化し、前記離型キャリアを剥離することを特徴とする半導体内蔵モジュールの製造方法。

【請求項14】 前記コア層の上に位置合わせして重ねる配線パターンを形成した前記離型キャリアにおいて、予め前記離型キャリアに形成された配線パターンの上に膜状部品が形成されている請求項13に記載の半導体内蔵モジュールの製造方法。

【請求項15】 前記膜状部品が、薄膜又は無機質フィラーと熱硬化性樹脂の混合物からなる抵抗、コンデンサ及びインダクタからなる群から選ばれた少なくとも1つであり、且つ前記膜状部品が、蒸着法、MO-CVD法又は厚膜印刷法のいずれかの方法で形成されている請求項12又は14に記載の半導体内蔵モジュールの製造方法。

【請求項16】 少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、銅箔上に能動部品及び／又は受動部品を実装し、前記部品実装済みの銅箔の部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、更に銅箔を重ねて前記受動部品及び／又は能動部品を前記シート状物に埋没させて加熱加圧することで、前記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その後前記最外層部の銅箔を加工して配線パターンを形成させてコア層を作成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂

脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、加熱加圧硬化した後、コア層も含めて貫通孔を形成し、銅メッキにより貫通スルーホールを形成することを特徴とする半導体内蔵モジュールの製造方法。

【請求項 1 7】 少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、離型キャリアの片面に配線パターンを形成し、前記離型キャリアの配線パターン上に能動部品及び／又は受動部品を実装し、前記部品実装済みの配線パターンを有する前記離型キャリアの部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、前記受動部品及び／又は能動部品を前記シート状物に埋没一体化させて更に加熱加圧することで、前記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その後前記最外層部の離型キャリアを剥離してコア層を形成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、加熱加圧硬化した後、コア層も含めて貫通孔を形成し、銅メッキにより貫通スルーホールを形成することを特徴とする半導体内蔵モジュールの製造方法。

【請求項 1 8】 少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、離型キャリアの片面に配線パターンを形成し、前記離型キャリアの配線パターン上に能動部品及び／又は受動部品を実装し、前記部品実装済みの配線パターンを有する前記離型キャリアの部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、更に銅箔を重ねて前記熱硬化性樹脂が硬化しない温度域で加熱加圧し、前記受動部品及び／又は能動部品を前記シート状物に埋没させ一体化させてコア層を形成し、前記コア層より前記離型キャリアを剥離し、前記剥離済みのコア層の少なくとも片面にインナービアと配線パターンを少なくと

も2層以上形成したセラミック基板を重ねて加圧して、前記コア層中の熱硬化性樹脂を硬化させて前記セラミック基板と接着させることを特徴とする半導体内蔵モジュールの製造方法。

【請求項19】 前記複数の配線パターンとインナービアを有するセラミック基板が、コア層と接着層を介して複数枚同時に積層される請求項18に記載の半導体内蔵モジュールの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体などの能動部品や抵抗、コンデンサなどの受動部品を内蔵した高密度実装モジュールに関するものである。

【0002】

【従来の技術】

近年、電子機器の高性能化、小型化の要求に伴い、半導体の高密度、高機能化が一層叫ばれている。これによりそれらを実装するため回路基板もまた小型高密度なものが望まれている。これらの要求に対し、高密度実装を実現する手段として、LSI間や部品間の電気配線を最短距離で接続できる基板の層間の電気接続方式であるインナビアホール接続法が、最も回路の高密度配線化が図れることから各方面で開発が進められている。

【0003】

しかしながら、これらの方法によっても2次元的に部品を高密度に実装することは限界に近づきつつある。また、これらのインナービア構造の高密度実装基板は、樹脂系の材料で構成されているため、熱伝導度が低く、部品実装が高密度になればなる程部品から発生する熱を放熱させることは困難となる。近々には、CPUのクロック周波数が1GHz程度になるといわれており、またその機能の高度化とあいまってCPUの消費電力も1チップ当たり100～150Wに達しようとする予測もある。また、高速化、高密度化に伴いノイズの影響も避けて通れなくなりつつある。従って、回路基板は高密度、高機能に加え、対ノイズ、放熱性に加え、部品を内蔵した3次元実装形態のモジュールの出現が期待されている

【0004】

このような要求に対し、特開平2-121392号公報には、多層セラミック基板を応用し、内部にコンデンサや抵抗体を形成したモジュールが提案されている。このようなセラミック多層基板は、基板材料と同時焼成可能な高誘電体材料をシート状に加工し、内部に挟み込んで焼成することで得られるが、異種の材料を同時焼成する場合、焼結タイミングのずれや、焼結時の収縮率の違いにより、焼成後にそりが生じたり内部の配線に剥離が生じたりすることがあり、精密な焼成条件のコントロールが必要である。また、セラミック基板による部品内蔵は、先に示した通り同時焼成が基本であるため、コンデンサや抵抗体などは形成できるが、耐熱性に欠けるシリコンなどの半導体を同時焼成することは不可能であり内蔵することはできない。

【0005】

一方、低温で半導体などの能動部品やコンデンサ、抵抗などの受動部品を内蔵させた回路基板の提案がなされている。特開平3-69191号公報、特開平11-103147号公報には、プリント基板材に形成された銅配線に電子部品を搭載し、更にその上に樹脂で一面に被覆して埋め込み層を形成し、更に接着剤で複数層接着する方法が記載されている。また、特開平9-214092号公報には、貫通のスルーホール内に誘電体などの材料を埋設し、表面電極を形成してコンデンサや抵抗を内蔵する方法が記載されている。加えて、プリント基板自体にコンデンサなどの機能を付加させる方法もある。特開平5-7063号公報（特許第3019541号）には、誘電体粉末と樹脂を混合した誘電体基板の両面に電極を形成したコンデンサ内蔵基板が記載されている。また、特開平11-220262号公報には、インナービア構成で半導体やコンデンサなどを内蔵させる方法が記載されている。

【0006】

【発明が解決しようとする課題】

このように従来の高密度配線が可能なインナービア構造を有し、且つ部品を内蔵した3次元実装モジュールは、放熱性と気密性に優れたセラミック基板を応用

したものと、低温で硬化させることができるプリント基板によるものがある。セラミック基板では、放熱性に優れ、高い誘電率のコンデンサを内蔵できる反面、異種の材料を同時に焼成させることが難しく、また半導体を内蔵させることができないことやコスト面でも課題を有している。一方、低温で硬化が行なえるプリント基板では、半導体を内蔵させることができる可能性がありコスト的にも有利であるが、誘電体材料などと樹脂を混合した複合材料では、高い誘電率を得ることは難しい。このことは前述のスルーホール内に形成したコンデンサや誘電体粉末を混合したプリント基板の例を見ても明らかである。また、一般的にプリント基板は熱伝導度が低く放熱性には難がある。また、プリント基板に実装した半導体やコンデンサなどを樹脂で封止して複数積層内蔵させる方法についても、個別部品を内蔵することができる反面、個別部品を埋設するためモジュール自体の厚みが厚くなり、モジュール体積を小さくすることが困難である。

【0007】

そこで、本発明は前記従来の問題を解決するため、無機質フィラーを高濃度に充填することが可能で、しかも簡易な工法で半導体などの能動部品やチップ抵抗、チップコンデンサなどの受動部品を内部に埋設させ、且つ多層配線構造を簡易に作製することができる熱伝導性半導体内蔵モジュールを提供することを目的とする。本発明では、無機質フィラーを選択することで、所望の性能を有するモジュールの作製が可能であり、しかも放熱性に優れ、誘電特性にも優れた超高密度な実装形態を有する半導体内蔵モジュールを提供できる。

【0008】

【課題を解決するための手段】

前記目的を達成するため、本発明の半導体内蔵モジュールは、電気絶縁材からなるコア層と、前記コア層の少なくとも片面に電気絶縁層と複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の配線パターンと導電性樹脂からなる複数のインナービアを有していることを特徴とする。

【 0 0 0 9 】

これにより、簡易な工法で半導体などの能動部品やチップ抵抗、チップコンデンサなどの受動部品を内部に埋設でき、任意の無機質フィラーを選択することで、所望の性能を有するモジュールが提供可能である。即ち、モジュールの平面方向の熱膨脹係数を半導体と合わせたり、放熱性を持たせることができる。加えて、半導体などの部品を内蔵できるので超高密度な実装形態を有するモジュールが実現できる。また、部品を内蔵したコア層の表面には再配線が可能な多層高密度配線層が形成できるので、薄く極めて高密度なモジュールが実現できる。更に、今後の高周波化の進展によるノイズの問題も半導体とチップコンデンサの配置を極力近くできるので、ノイズ低減の効果も期待できる。

【 0 0 1 0 】

また、本発明の半導体内蔵モジュールは、電気絶縁材からなるコア層と、前記コア層の少なくとも片面に電気絶縁層と複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の配線パターンと導電性樹脂からなる複数のインナービアを有し、前記コア層、前記電気絶縁層及び前記配線パターンのすべてを貫通するスルーホールが形成されていることを特徴とする。

【 0 0 1 1 】

これにより、前記に加えて通常のプリント基板作製プロセス、設備がそのまま利用できるので、極めて簡易に部品内蔵モジュールが実現できる。

【 0 0 1 2 】

また、本発明の半導体内蔵モジュールは、電気絶縁材からなるコア層と、前記コア層の少なくとも片面に無機質フィラーと熱硬化性樹脂を含む混合物から形成された電気絶縁材からなる電気絶縁層と銅箔よりなる複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅

箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有し、前記配線パターンが前記インナービアにより電気接続されていることを特徴とする。

【 0 0 1 3 】

これにより、簡易な工法で半導体などの能動部品やチップ抵抗、チップコンデンサなどの受動部品を内部に埋設でき、且つ表層配線層にも任意の無機質フィラーを選択することで、所望の性能を有するモジュールが可能である。即ち、モジュールの平面方向の熱膨脹係数を半導体と合わせたり、放熱性を持たせることができる。また、部品を内蔵したコア層の表面には再配線が可能な多層高密度配線層がインナービア構成で形成できるので、薄く極めて高密度なモジュールが実現できる。

【 0 0 1 4 】

また、本発明の半導体内蔵モジュールは、電気絶縁材からなるコア層と、前記コア層の少なくとも片面に熱硬化性樹脂から形成された電気絶縁材からなる電気絶縁層と銅メッキよりなる複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有し、前記銅メッキよりなる配線パターンが前記インナービアにより電気接続されていることを特徴とする。

【 0 0 1 5 】

これにより、上記に加え既存のメッキ技術をそのまま利用することができ、しかも表層配線や絶縁層を薄く形成できるので、より薄い部品内蔵高密度モジュールが実現できる。

【 0 0 1 6 】

また、本発明の半導体内蔵モジュールは、電気絶縁材からなるコア層と、前記コア層の少なくとも片面に熱硬化性樹脂が両面に形成された有機フィルムからなる電気絶縁層と銅箔よりなる複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部

品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有し、前記配線パターンが前記インナービアにより電気接続されていることを特徴とする。

【 0 0 1 7 】

これにより、高密度で薄い表層配線層が形成できるだけでなく、有機フィルムにより極めて表面平滑性に優れる。また、同様に厚み精度に優れるため、表層配線のインピーダンス制御が極めて高精度に行なえ、高い周波数帯域に適合した高周波用の部品内蔵モジュールが実現できる。

【 0 0 1 8 】

また、本発明の半導体内蔵モジュールは、電気絶縁材からなるコア層と、前記コア層の少なくとも片面に複数の配線パターンとインナービアを有するセラミック基板が接着された半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有していることを特徴とする。

【 0 0 1 9 】

これにより、部品が内蔵され、且つ放熱性や気密性に優れ、高い誘電率のコンデンサを内蔵したモジュールが得られる。

【 0 0 2 0 】

また、本発明の半導体内蔵モジュールは、電気絶縁材からなるコア層と、前記コア層の少なくとも片面に複数の配線パターンとインナービアを有する複数のセラミック基板が接着された半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の銅箔よりなる配線パターンと導電性樹脂からなる複数のインナービアを有し、前記複数のセラミック基板が異なる誘電率の誘電体材料よりなることを特徴とする。

【 0 0 2 1 】

これにより、高い誘電率のセラミックコンデンサと高速回路に適した誘電率の低いセラミック基板の異種積層が容易に実現できる。特に、高速配線層には伝送損失の小さいセラミック層を利用し、バイパスコンデンサが必要な部分には高い誘電率のセラミック層を利用することができる。

【 0 0 2 2 】

また、本発明の半導体内蔵モジュールは、前記コア層の少なくとも片面に形成された前記配線パターンの中に膜状能動部品を配置することが望ましい。これにより、更に高密度に部品を内蔵した 3 次元モジュールが実現できる。

【 0 0 2 3 】

また、本発明の半導体内蔵モジュールは、前記膜状能動部品が、薄膜又は無機質フィラーと熱硬化性樹脂の混合物からなる抵抗、コンデンサ及びインダクタからなる群から選ばれた少なくとも 1 つであることが望ましい。薄膜では優れた性能の能動部品が得られるからである。また、無機質フィラーと熱硬化性樹脂からなる膜状部品は製造が容易であり、信頼性にも優れるからである。

【 0 0 2 4 】

また、本発明の半導体内蔵モジュールは、前記膜状能動部品が、少なくともアルミニウム又はタンタルの酸化層と導電性高分子よりなる固体電解コンデンサよりなることが望ましい。

【 0 0 2 5 】

また、本発明の半導体内蔵モジュールの製造方法は、少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、銅箔上に能動部品及び／又は受動部品を実装し、前記部品実装済みの銅箔の部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、更に銅箔を重ねて前記受動部品及び／又は能動部品を前記シート状物に埋没させて加熱加圧することで、前記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その後前記最外層部の銅箔を加工して配線パターンを形成させてコア層を作成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を

形成した有機フィルムに貫通孔を形成し、前記貫通孔に導電性樹脂を充填したものと銅箔を位置合わせして重ね、加熱加圧することで一体化し、前記銅箔を加工して配線パターンを形成させることを特徴とする。

【 0 0 2 6 】

この方法により、簡易な工法で半導体などの能動部品やチップ抵抗、チップコンデンサなどの受動部品を内部に埋設でき、且つ外層部にも部品を更に実装できるので、極めて高密度で小型のモジュールが実現できる。また、コア表層部にも配線パターンを形成できるので、更に高密度なモジュールとなる。更に、表層部の材料を選択できるので熱伝導や誘電率、熱膨張などを制御できる。

【 0 0 2 7 】

また、本発明の半導体内蔵モジュールの製造方法は、前記コア層の上に位置合わせして重ねる銅箔において、予め前記銅箔の上に膜状部品が形成されていることが好ましい。

【 0 0 2 8 】

また、本発明の半導体内蔵モジュールの製造方法は、少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、離型キャリアの片面に配線パターンを形成し、前記離型キャリアの配線パターン上に能動部品及び／又は受動部品を実装し、前記部品実装済みの配線パターンを有する前記離型キャリアの部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、前記受動部品及び／又は能動部品を前記シート状物に埋没一体化させて更に加熱加圧することで、前記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その後前記最外層部の離型キャリアを剥離してコア層を形成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記貫通孔に導電性樹脂を充填したものと離型キャリアの片面に配線パターンを形成した前記離型キャリアを位置合わせして重ねて加熱加圧することで一体化し、前記離型キャリアを剥離することを特徴とする。

【 0 0 2 9 】

この方法により、簡易な工法で半導体などの能動部品やチップ抵抗、チップコンデンサなどの受動部品を内部に埋設でき、且つ外層部にも部品を更に実装できるので、極めて高密度で小型のモジュールが実現できる。更に、表層部の配線パターンの形成を転写により行なえるので、硬化工程の後にエッチングなどの処理が不要となり、工業上簡易な方法となる。

【 0 0 3 0 】

また、本発明の半導体内蔵モジュールの製造方法は、前記コア層の上に位置合わせして重ねる配線パターンを形成した前記離型キャリアにおいて、予め前記離型キャリアに形成された配線パターンの上に膜状部品が形成されていることが好ましい。

【 0 0 3 1 】

また、本発明の半導体内蔵モジュールの製造方法は、前記膜状部品が、薄膜又は無機質フィラーと熱硬化性樹脂の混合物からなる抵抗、コンデンサ及びインダクタからなる群から選ばれた少なくとも1つであり、且つ前記膜状部品が、蒸着法、MOCVD法又は厚膜印刷法のいずれかの方法で形成されていることが好ましい。

【 0 0 3 2 】

また、本発明の半導体内蔵モジュールの製造方法は、少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、銅箔上に能動部品及び／又は受動部品を実装し、前記部品実装済みの銅箔の部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、更に銅箔を重ねて前記受動部品及び／又は能動部品を前記シート状物に埋没させて加熱加圧することで、前記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その後前記最外層部の銅箔を加工して配線パターンを形成させてコア層を作成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記コア層の少なくとも片面に無機質

フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、加熱加圧硬化した後、コア層も含めて貫通孔を形成し、銅メッキにより貫通スルーホールを形成することを特徴とする。

【0033】

これにより、部品を内蔵したコア層を基本として、従来の貫通スルーホール技術をそのまま利用することができるので、工業上極めて有効である。

【0034】

また、本発明の半導体内蔵モジュールの製造方法は、少なくとも無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、離型キャリアの片面に配線パターンを形成し、前記離型キャリアの配線パターン上に能動部品及び／又は受動部品を実装し、前記部品実装済みの配線パターンを有する前記離型キャリアの部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、前記受動部品及び／又は能動部品を前記シート状物に埋没一体化させて更に加熱加圧することで、前記シート状物中の熱硬化性樹脂及び導電性樹脂を硬化させ、その後前記最外層部の離型キャリアを剥離してコア層を形成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記コア層の少なくとも片面に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、加熱加圧硬化した後、コア層も含めて貫通孔を形成し、銅メッキにより貫通スルーホールを形成することを特徴とする。

【0035】

これにより、部品を内蔵したコア層を基本として、従来の貫通スルーホール技術をそのまま利用することができるので、工業上極めて有効である。

【0036】

また、本発明の半導体内蔵モジュールの製造方法は、少なくとも無機質フィラ

ーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填し、離型キャリアの片面に配線パターンを形成し、前記離型キャリアの配線パターン上に能動部品及び／又は受動部品を実装し、前記部品実装済みの配線パターンを有する前記離型キャリアの部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、更に銅箔を重ねて前記熱硬化性樹脂が硬化しない温度域で加熱加圧し、前記受動部品及び／又は能動部品を前記シート状物に埋没させ一体化させてコア層を形成し、前記コア層より前記離型キャリアを剥離し、前記剥離済みのコア層の少なくとも片面にインナービアと配線パターンを少なくとも2層以上形成したセラミック基板を重ねて加圧して、前記コア層中の熱硬化性樹脂を硬化させて前記セラミック基板と接着させることを特徴とする。

【0037】

この方法により、上記同様極めて高密度で小型のモジュールが実現できる。また、種々の性能にすぐれたセラミック基板を一体化できるので更に高性能なモジュールが実現できる。

【0038】

また、本発明の半導体内蔵モジュールの製造方法は、前記複数の配線パターンとインナービアを有するセラミック基板が、コア層と接着層を介して複数枚同時に積層されることが望ましい。これにより特に、異種のセラミック基板を同時に積層できるので極めて簡易である。

【0039】

【発明の実施の形態】

本発明はその第1の態様として、未硬化状態の熱硬化性樹脂に高濃度に無機質フィラーを添加した混合物からなる電気絶縁性基板の内部に、1つ以上の能動部品及び／又は受動部品を内蔵し、複数の配線パターンと、それら配線パターンの間を電氣的に接続する導電性樹脂からなるインナービアを有するコア層の少なくとも片面に電気絶縁層と配線パターンが複数層形成された半導体内蔵モジュールを提供するものである。本モジュールは、受動部品や能動部品を内蔵し、しかも

配線パターンの間を導電性樹脂によるインナービアで接続するもので、且つ部品を内蔵したコア層上に配線パターンを多層構成で形成したもので、きわめて高密度な実装形態を実現することができる。また、無機質フィラーの選択で、平面方向の熱膨張係数が半導体とほぼ同じで、しかも高熱伝導性を付与することが可能である。本発明の半導体内蔵モジュールは、熱硬化性樹脂に無機質フィラーを添加させた混合物であり、セラミック基板のように高温で焼成する必要がなく、200℃程度の低温で加熱することで得られる。また、従来の樹脂基板に比べ、無機質フィラーを添加しているので、熱膨張係数、熱伝導度、誘電率などを任意に制御することができるという格別の効果がある。なお、コア層と多層配線層を貫通するスルーホール構成としても良い。これにより、極めて層間の接続抵抗の低い半導体内蔵モジュールが形成でき、部品を内蔵した超小型電源モジュールに最適である。同様にコア層上に形成された多層層に形成された電気絶縁層に無機質フィラーと熱硬化性樹脂の混合物を用いた場合、コア層と同様、熱膨張率、熱伝導度、誘電率を制御することが可能となる。

【0040】

また、第2の態様は、少なくとも無機質フィラーと熱硬化性樹脂を含む混合物からなる電気絶縁材に、少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、且つ複数の銅箔よりなる配線パターンと複数の導電性樹脂よりなるインナービアを有するコア層の少なくとも片面に配線パターンとインナービアを有するセラミック基板が接着された構造である半導体内蔵モジュールを提供するものである。これにより、部品を高密度に内蔵するとともにセラミック基板の持つ種々の性能を併せ持つことができる。即ち、セラミック基板は高密度配線が可能であるばかりか、誘電率を3から10000程度の大きさに制御でき、熱伝導度も大きいものが得られる。このような性能をそのまま利用できるという格別の効果がある。

【0041】

また、第3の態様は、少なくとも無機質フィラーと熱硬化性樹脂を含む混合物からなる電気絶縁材に、少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、且つ複数の配線パターンと複数の導電性樹脂よりなるインナービアを有す

るコア層の少なくとも片面に電気絶縁層と配線パターンが複数層形成され、且つ前記コア層上に形成された前記配線パターン間に膜状能動部品が形成された構造の半導体内蔵モジュールを提供するものである。部品を高密度に内蔵するとともにコア層上に形成された配線層にも膜状の部品が形成できるので、極めて実装密度の高い半導体内蔵モジュールが実現できる。膜状部品は、コア層上に形成した配線パターンを取り出して電極とする抵抗体やコンデンサ、インダクタであり、配線パターンに抵抗体やコンデンサを厚膜印刷法や蒸着法で任意の形状に形成することができる。

【0042】

また、第4の態様は、半導体を内蔵したモジュールの製造法に関するものである。即ち、無機質フィラーと未硬化状態の熱硬化性樹脂の混合物をシート状に加工し、貫通孔を形成して、導電性樹脂を充填したシート状物を準備し、銅箔上に能動部品や受動部品を実装したものとシート状物を位置合わせして重ね、更に銅箔を重ねて前記受動部品や能動部品を前記シート状物に埋没させ、且つ硬化させ、更に前記最外層部の銅箔を加工して配線パターンを形成したコア層に無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物シート又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記貫通孔に導電性樹脂を充填したものと銅箔を位置合わせして重ね、加熱加圧することで一体化し、更に銅箔を加工して配線パターンを形成することで得られる。

【0043】

また、第5の態様は、無機質フィラーと未硬化状態の熱硬化性樹脂からなる混合物をシート状に加工し、前記無機質フィラーと未硬化状態の熱硬化性樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂を充填する。一方、離型キャリアの片面に配線パターンを形成し、この配線パターン上に能動部品及び／又は受動部品を実装する。次いで、前記部品実装済みの配線パターンを有する前記離型キャリアの部品実装面に前記貫通孔に導電性樹脂を充填したシート状物を位置合わせして重ね、更に銅箔を重ねて前記熱硬化性樹脂が硬化しない温度域で加熱加圧して前記受動部品及び／又は能動部品を前記シート状物に埋没させ一体化させてコア層を形成する。更に、前記コア層より前記離型キャリアを剥離

し、前記剥離済みコア層の少なくとも片面にインナービアと配線パターンを少なくとも2層以上形成したセラミック基板を重ねて加圧して、前記コア層中の熱硬化性樹脂を硬化させて前記セラミック基板と接着させる。

【0044】

上記実施の態様において、セラミック基板は高誘電率の積層コンデンサであってもよいし、また2種類のセラミック材料よりなる基板を同時に接着形成してもよい。高誘電率のセラミックコンデンサと低誘電率の高速回路用セラミック基板を接着剤を介して部品を内蔵したコア層に接着されることで、高周波用半導体内蔵モジュールが得られる。

【0045】

以下、本発明の一実施例による半導体内蔵モジュールを図面に基づき説明する。

【0046】

図1は、本発明の一実施例による半導体内蔵モジュールの構成を示す断面図である。図1において、100はコア層105に形成された配線パターンであり、101はその配線パターン100上に実装された能動部品である半導体のベアチップである。また、104は同様に配線パターン100上に実装された受動部品であるチップ部品であり、102は無機質フィラーと熱硬化性樹脂の複合されたコンポジット材料からなる電気絶縁層である。103はコア層105に形成された配線パターン100の間を電氣的に接続するインナービアである。更に、106はコア層105の上に形成された電気絶縁層であり、108、107はそれぞれ最上層の配線パターンとインナービアである。図1のように、半導体101やチップ部品104を内蔵し、且つ表面の配線パターン108の上には更に部品を実装することが可能であるため、極めて高密度な実装モジュールとなる。

【0047】

前記熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂及びシアネート樹脂を挙げることができる。また、前記無機質フィラーとしては、 Al_2O_3 、 MgO 、 BN 、 AlN 、 SiO_2 等を挙げることができる。また、必要であれば、無機質フィラーと熱硬化性樹脂の複合物に、更にカップリング剤、分散剤、

着色剤、離型剤を添加することも可能である。

【 0 0 4 8 】

図 2 は、本発明の一実施例による半導体内蔵モジュールの別の構成を示す断面図である。図 2 において、209 はコア層 205 及びコア層の上に形成された配線層を貫通するように形成された貫通スルーホールである。貫通スルーホール 209 により、コア層 205 とコア層の両面に形成された配線パターン 208 を電氣的に接続することができる。これにより、大電流を必要とする電源モジュールなどに応用することができる。なお、貫通スルーホール 209 は、ドリルやレーザー加工により穴あけ加工を行ない、電解銅めっき法により貫通孔の壁面に導電層を形成し、更にフォトリソ法と化学エッチング法で配線パターンを形成することができる。

【 0 0 4 9 】

図 3 は、本発明の一実施例による半導体内蔵モジュールの別の構成を示す断面図である。図 3 において、305 はコア層 304 の上に形成された電気絶縁層であり、306 はその電気絶縁層 305 の上に形成された配線パターンである。電気絶縁層 305 は感光性の絶縁樹脂が利用でき、フィルム状の樹脂をラミネートすることや、液状の感光性樹脂をコータなどにより塗布しても形成できる。膜状に形成された感光性樹脂をフォトリソ法で、インナービア 307 を加工して開口させ、更に無電解銅メッキ、電解銅メッキにより配線層を形成し、更に既存のフォトリソ法で配線パターン 306 を形成することで得られる。なお、この工程を繰り返し行なうことで、多層構造の配線層が得られ、電気絶縁層 305 に形成した開口部を利用してインナービア 307 が形成できる。また、無電解銅メッキ前に前記電気絶縁層を粗化することで銅の配線パターン 306 の接着強度を強くすることが可能である。

【 0 0 5 0 】

図 4 は、本発明の一実施例による半導体内蔵モジュールの別の構成を示す断面図である。図 4 は図 1 と同様に、半導体 401 を内蔵したコア層 404 の上に形成した配線パターン 407 とインナービア 406、電気絶縁層 405 を有している。更に、コア層 404 の上に形成された配線パターン 407 を取り出して電極

とする膜状部品が形成されている。409は抵抗体を表す膜状部品、408はコンデンサを表す膜状部品である。このように部品を内蔵したコア層404の上に更に膜状部品408、409が形成された極めて高密度な半導体内蔵モジュールである。

【0051】

図5は、本発明の一実施例による半導体内蔵モジュールの別の構成を示す断面図である。図5は図1と同様に、半導体501を内蔵したコア層505と焼結型のインナービア508と配線パターン507、セラミック材料層506を同時焼成して得られた多層セラミック基板509を、電気接続するためのインナービア511を有するシート状物510で接着した構成であり、更に同様にセラミック基板509の下部に形成されたインナービア513を有するシート状物512と配線パターン514を有している。上記配線パターン514の上には、半田ボール515が形成されており、高密度な半導体内蔵モジュールが得られる。このように高密度配線が可能で、種々の性能を有するセラミック基板と一体化することで、更に高機能な半導体内蔵モジュールが得られる。

【0052】

図6(a)～(h)は、前記半導体内蔵モジュールの製造工程の一実施例を示す断面図である。図6(a)において、602は前記のような無機質フィラーと未硬化状態の熱硬化性樹脂の混合物をシート状に加工したものに貫通孔を形成し、更にインナービア603に導電性ペーストを充填したシート状物である。シート状物602の加工は、無機質フィラーと液状の熱硬化性樹脂を混合してペースト状混練物を作製するか、無機質フィラーに溶剤で低粘度化した熱硬化性樹脂を混合して同様にペースト状混練物を作製する。次に、ペースト状混練物を一定厚みに成型し、熱処理することでシート状物602を得る。

【0053】

熱処理は、液状樹脂を用いたものでは、粘着性があるため若干硬化を進め、未硬化状態で可撓性を維持しながら粘着性を除去する。また、溶剤により樹脂を溶解させた混練物では、前述の溶剤を除去し、同様に未硬化の状態で可撓性を保持しながら粘着性を除去する。このようにして作製された未硬化状態のシート状物

602に形成する貫通孔は、レーザー加工法や金型による加工、又はパンチング加工で行なうことができる。特に、レーザー加工法では、炭酸ガスレーザーやエキシマレーザーが加速度の点で有効である。導電性ペーストは、金や銀、銅の粉末を導電材料とし、これにシート状物602と同様の熱硬化性樹脂を混練したものが使用できる。特に、銅は導電性が良好で、マイグレーションも少ないため有効である。また、熱硬化性樹脂も液状のエポキシ樹脂が耐熱性の面で安定である。

【0054】

図6(b)は、銅箔600に能動部品である半導体601やチップ部品604を実装した状態を示している。この時、半導体601は、導電性接着剤を介して銅箔600と電氣的に接続されている。銅箔600は、電解メッキにより作製された $18\mu\text{m}$ から $35\mu\text{m}$ 程度の厚さのものが使用できる。特に、シート状物602との接着性を改善するため、シート状物602との接触面を粗化した銅箔が望ましい。また、同様に接着性、酸化の防止のため、銅箔表面をカップリング処理したものや錫、亜鉛、ニッケルメッキしたものも使用できる。半導体601のフリップチップ実装用導電性接着剤は、同様に金、銀、銅、銀-パラジウム合金などを熱硬化性樹脂で混練したものが使用できる。また、導電性接着剤の代わりに半田によるバンプ、又は金ワイヤボンディング法で作製したバンプを半導体側にあらかじめ形成し、熱処理による半田の溶解を利用して半導体601を実装することも可能である。また、半田バンプと導電性接着剤の併用もまた可能である。

【0055】

次に、図6(c)において、600は別途用意した銅箔であり、上記した方法で作製したシート状物602と半導体601、チップ部品604を実装した銅箔600を図のように位置合わせして重ねた状態を示している。

【0056】

次に、図6(d)は、位置合わせして重ねたものをプレスにより、加熱加圧して半導体601及びチップ部品604を前記シート状物602に埋設、一体化した状態を示している。この時の部品の埋設は、前記シート状物602の中の熱硬

化性樹脂が硬化する前の状態で行ない、更に加熱して硬化させ、前記シート状物 6 0 2 の熱硬化性樹脂及び導電性樹脂の熱硬化性樹脂を完全に硬化させる。これにより、シート状物 6 0 2 と半導体 6 0 1、チップ部品 6 0 4、及び銅箔 6 0 0 が機械的に強固に接着する。また、同様に導電性ペーストの硬化により銅箔 6 0 0 の間の電氣的接続が行なわれる。次に、図 (e) は、熱硬化性樹脂が硬化し、半導体 6 0 1 が埋設、一体化された基板の表面の銅箔を加工して配線パターン 6 0 0 とし、コア層 6 0 5 が作製される。図 6 (f) は、作製したコア層 6 0 5 を基本として、無機質フィラーと未硬化状態の熱硬化性樹脂の混合物からなるシート状物 6 0 6 又は両面に接着層を形成した有機フィルムに貫通孔を形成し、前記貫通孔に導電性ペーストを充填したものを、コア層 6 0 5 の両面に位置合わせして重ね、更に銅箔 6 0 8 を重ねたものである。これを加熱加圧することで図 6 (g) のように、コア層 6 0 5 の両面に配線層が形成できる。次いで、図 6 (h) のように接着した銅箔 6 0 8 を化学エッチング法で配線パターン 6 0 9 が形成できる。これにより部品を内蔵した半導体内蔵モジュールが実現できる。その後、半田による部品実装や、絶縁樹脂の充填などの工程があるが、ここでは本質ではないので省略している。

【 0 0 5 7 】

図 7 (a) ～ (i) は、図 6 と同様に作製されるシート状物 7 0 4 を用いて作製される半導体内蔵モジュールの製造方法を示した断面図である。図 7 (a) では、離型キャリア 7 0 0 の上に形成された配線パターン 7 0 1 と配線パターン 7 0 1 を取り出して電極とする膜状部品 7 1 1 が形成されている。離型キャリア 7 0 0 は、配線パターン 7 0 1 及び膜状部品 7 1 1 を転写後、離型されてしまうものであり、ポリエチレンやポリエチレンテレフタレートなどの有機フィルムや、銅などの金属箔が利用できる。配線パターン 7 0 1 は、離型キャリア 7 0 0 に銅箔などの金属箔を接着剤を介して接着させたものや、金属箔上に更に電解メッキ法などで形成することができる。このように膜状に形成した金属層を化学エッチング法などの既存の加工技術を利用して配線パターン 7 0 1 が形成できる。図 7 (b) は、離型キャリア 7 0 0 の上に形成した配線パターン 7 0 1 に半導体 7 0 2 やチップ部品 7 0 3 を実装した状態を示している。また、図 7 (c) は、図 6

のようにして作製されたシート状物704を示し、図7(d)では、図6と同様の方法で貫通孔を加工し導電性ペーストをインナービア705に充填した状態を示している。このようにして作製された導電性ペーストを充填したインナービア705を形成したシート状物704を中心にし、膜状部品711と配線パターン701を形成した離型キャリア700と、同じく離型キャリア700の上に実装した部品を有する離型キャリア700を位置合わせして重ねた状態を示している。これを加熱加圧し、前記シート状物704の中の熱硬化性樹脂を硬化させ離型キャリア700を剥離した状態を示したのが図7(f)である。この加熱加圧工程により、半導体702及びチップ部品703を前記シート状物704に埋設、一体化した状態となる。この時の半導体702とチップ部品703の埋設は、前記シート状物704中の熱硬化性樹脂が硬化する前の状態で行ない、更に加熱して硬化させ、前記シート状物704の熱硬化性樹脂及び導電性ペーストの熱硬化性樹脂を完全に硬化させる。これにより、シート状物704と半導体702、及び配線パターン701が機械的に強固に接着する。また、同様にインナービア705の導電性ペーストの硬化により配線パターン701の電氣的接続が行なわれる。この時、あらかじめ離型キャリア700の上の配線パターン701の厚みにより、前記シート状物704は更に圧縮され、配線パターン701もシート状物704に埋設される。これにより配線パターンとモジュール表面は平滑な状態の部品内蔵コア層706が形成できる。

【0058】

次に、図7(g)は、このようにして作製された部品内蔵のコア層706を中心として、図7(d)のようにして作製されたシート状物707と膜状部品711を形成した離型キャリア710を位置合わせして重ね、加熱加圧することで、図7(h)のような多層モジュールが作製できる。このように半導体やチップ部品を内蔵したコア層と配線パターンと膜状部品を形成した離型キャリアを用いることで、更に高密度で機能を内蔵した半導体内蔵モジュールが得られる。

【0059】

図8(a)～(d)は、多層セラミック基板と積層して得られる半導体内蔵モジュールの製造方法を示す断面図である。図8(a)は、図6(e)で示した部

品を内蔵したコア層 8 0 5 である。次いで、図 8 (b) は、このコア層 8 0 5 と多層セラミック基板 8 0 9 を用いて、インナービア 8 1 1 を形成したシート状物 8 1 0 と、同様にインナービア 8 1 3 を形成したシート状物 8 1 2 を図のように位置合わせして重ね、且つ銅箔 8 1 4 を更に重ねた状態を示している。この積層体を加熱加圧することで、前記シート状物 8 1 0 と 8 1 2 の中の熱硬化性樹脂が硬化し、コア層 8 0 5 と多層セラミック基板 8 0 9 及び銅箔 8 1 4 が機械的に強固に接着する。そして、最後に銅箔 8 1 4 を加工して配線パターンとすることにより、多層セラミックと部品内蔵コア層とが一体化された半導体内蔵モジュールが完成する。なお、多層セラミック配線基板は、ガラスとアルミナを主成分とする低温焼成基板材料よりなるグリーンシートを用いて作製される。即ち、9 0 0 ℃程度で焼成できるセラミック材料によるグリーンシートに貫通孔を形成し、この貫通孔に銅又は銀などの高導電性の粉体よりなる導電性ペーストを充填し、更に配線パターンを同様の導電性ペーストで印刷することで形成し、このようにして作製した複数のグリーンシートを積層し、更に焼成することで得られる。このようにして作製されるセラミック基板材料は、目的に応じチタン酸バリウムを主成分とする高誘電率材料や窒化アルミニウムなどを主成分とする高熱伝導材料などを用いてもよく、またセラミック積層体の最外層の配線パターンは形成しても良いし、インナービア形成だけを行ない配線パターンを形成しなくとも良い。また、図 8 では、1 枚のセラミック基板を用いたが前記種々の種類のセラミック材料よりなる基板を同時に複数枚シート状物で積層して形成しても良い。

【 0 0 6 0 】

【実施例】

以下、実施例に基づき本発明を詳細に説明する。

【 0 0 6 1 】

(実施例 1)

本発明の半導体内蔵モジュールの作製に際し、先ず無機質フィラーと熱硬化性樹脂によるシート状物の作製方法から述べる。本実施例に使用したシート状物の作製方法は、無機質フィラーと液状の熱硬化性樹脂を攪拌混合機により混合する。使用した攪拌混合機は、所定の容量の容器に無機質フィラーと液状の熱硬化性

樹脂を投入し、容器自身を回転させながら公転させるもので、比較的粘度が高くても十分な分散状態が得られるものである。実施した半導体内蔵モジュール用のシート状物の配合組成は、液状熱硬化性樹脂として酸無水系硬化剤を含むエポキシ樹脂（日本ペルノックス（株）製”WE-2025”、）10質量%、無機質フィラーとして直径約12 μ mの球状のアルミナ粉末（昭和電工製”AS-40”、）90質量%である。具体的作製方法は、上記組成で秤量・混合されたペースト状の混合物の所定量を取り、離型フィルム上に滴下させる。混合条件は、所定量の無機質フィラーと前記液状エポキシ樹脂を容器に投入し、本容器ごと混練機によって混合した。混練機は、容器を公転させながら、自転させる方法により行われるもので10分程度の短時間で混練が行なわれる。また、離型フィルムとして厚み75 μ mの表面にシリコンによる離型処理を施されたポリエチレンテレフタレートフィルムを用いた。滴下させた離型フィルム上の混合物に更に離型フィルムを重ね、加圧プレスで一定厚みになるようにプレスした。次に、離型フィルムで挟持された混合物を離型フィルムごと加熱し、粘着性が無くなる条件下で熱処理した。熱処理条件は、温度が120℃で15分間保持である。これにより前記混合物は、厚み500 μ mの粘着性のないシート状物ができる。前記熱硬化エポキシ樹脂は、硬化開始温度が130℃であるため、前記熱処理条件下では未硬化状態（Bステージ）であり、以降の工程で加熱により再度溶融させることができる。このようにして作製したシート状物を所定の大きさにカットし、炭酸ガスレーザーを用いてピッチが0.2mm～2mmの等間隔の位置に直径0.15mmの貫通孔を形成した。この貫通孔に、ビアホール充填用導電性ペーストとして、銅の球形状の金属粒子85質量%と、樹脂組成としてビスフェノールA型エポキシ樹脂（油化シェルエポキシ製”エピコート828”）3質量%とグルシジルエステル系エポキシ樹脂（東都化成製”YD-171”）9質量%及び硬化剤としてアミンアダクト硬化剤（味の素製”MY-24”）3質量%を三本ロールにて混練したものを、スクリーン印刷法により充填した（図6（a）参照）。次に、35 μ mの片面を粗化した銅箔600に半導体601及びチップ部品604を導電性接着剤によりフリップチップ実装を行なう。このようにして作製した半導体を実装した銅箔600と、別途準備した片面粗化処理した厚さ35 μ mの銅

箔600をシート状物に位置合わせして挟む。この時、銅箔の粗化面は、シート状物側になるよう配置した。次いで、熱プレスを用いてプレス温度120℃、圧力10kg/cm²で5分間加熱加圧する。これにより、前記シート状物602の中の熱硬化性樹脂が加熱により溶融軟化するため、半導体601、チップ部品604がシート状物の中に埋没する。更に、加熱温度を上昇させ175℃で60分間保持した。これによりシート状物中のエポキシ樹脂及び、導電性樹脂中のエポキシ樹脂が硬化し、シート状物と半導体及び銅箔が機械的に強固な接着が得られ、且つ導電性ペーストが前記銅箔と電氣的（インナービア接続）機械的に接着したコア層605が得られる。この半導体を埋設したコア層605の表面の銅箔をエッチング技術によりエッチングして、インナビアホール上に直径0.2mmの電極パターン及び配線パターン600が形成される。

【0062】

このようにして作製されたコア層605を用いて多層化を行なう。使用したシート状物は、厚さ25μmのアラミドフィルム（旭化成（株）製”アラミカ”）の両面に接着剤としてのエポキシ樹脂（日本レック（株）製”EF-450”）を5μmの厚みまで塗布したものに、炭酸ガスレーザー加工機を用いて穴加工を行なった。加工した穴径は100μmで、これに上記導電性ペーストを充填したものをを用いた（図6（f）参照）。このようにして作製した有機フィルムに接着層を形成したシート状物を前記コア層605の両面に位置合わせして重ね、更に、片面粗化处理した厚さ18μmの銅箔608を重ねて加熱加圧した。そして、最上層の銅箔608をパターン形成し、半導体内蔵モジュールを得た。

【0063】

本方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行なった。半田リフロー試験は、最高温度が260℃で10秒のベルト式リフロー試験機を用いて10回通すことで行なった。また、温度サイクル試験は、高温側が125℃、低温側が-60℃の温度で各30分間保持し、200サイクル行なった。この時半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより、半導体とモジュールは強固な密着が得られていることがわかる。また、導

電性ペーストによるインナービア接続抵抗もコア層、配線層ともにほとんど初期性能と変化がなかった。

【 0 0 6 4 】

(実施例 2)

実施例 1 と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。

【 0 0 6 5 】

実施例 1 と同一条件で作製した貫通孔に導電性ペーストを充填した厚さ $500\ \mu\text{m}$ のシート状物 704 を準備した (図 7 (a) 参照)。次に、厚さ $70\ \mu\text{m}$ の銅箔を離型キャリアとし、更に $9\ \mu\text{m}$ の厚みの銅を電解銅メッキ法で離型キャリア上に形成した。この離型キャリアを用いて、配線パターンを形成する。 $9\ \mu\text{m}$ の厚みの銅を形成した離型キャリアをフォトリソ法により、化学エッチングし、図 7 (a) に示した配線パターン 701 を形成する。このようにして作製した配線パターン付離型キャリアに、半導体及びチップ部品を半田バンプによりフリップチップ実装を行なった。更に、別の配線パターンを有する離型キャリア上に膜状部品を印刷により形成した。膜状部品 711 は、熱硬化性樹脂にカーボン粉末を混合した抵抗ペーストである。印刷は、既存のスクリーン印刷法により行なった。

【 0 0 6 6 】

このようにして作製した半導体を実装した離型キャリアと、別途準備した配線パターンだけを有する離型キャリアを前記導電性ペーストを充填したシート状物 704 に位置合わせして挟む。この時、配線パターンは、シート状物側になるよう配置した。これを熱プレスを用いてプレス温度 120°C 、圧力 $10\ \text{kg}/\text{cm}^2$ で 5 分間加熱加圧する。これにより、前記シート状物 704 の中の熱硬化性樹脂が加熱により溶融軟化するため、半導体 702 及びチップ部品 703 がシート状物中に埋没する。更に、加熱温度を上昇させ 175°C で 60 分間保持した。これによりシート状物中のエポキシ樹脂及び、導電性ペースト中のエポキシ樹脂が硬化し、シート状物と半導体及び配線パターンが機械的に強固な接着が得られる。更に、導電性ペーストが前記配線パターン 701 と電氣的 (インナービア接続

）、機械的に接着する。次に、この半導体を埋設した硬化物の表面の離型キャリアを剥離した。離型キャリアは光沢面を有し、且つ電解メッキにて配線層を形成してあるため、離型キャリアである銅箔だけを剥離させることができる。この状態で部品が内蔵されたコア層 7 0 6 が形成できた。次いで、このコア層 7 0 6 を用いて、更に配線層を形成する。本方法では、あらかじめ配線パターンを形成した離型キャリアを用いるため、硬化後のモジュールは配線パターンもモジュール内に埋め込まれた平坦なコア層となる。このことは、コア層表面にファインに多層配線が形成できることになる。また、同様に配線パターンが埋設されることにより、表面の配線パターンの厚み分だけシート状物が圧縮される。よって、信頼性が良好な導電性ペーストの電氣的接続が得られる。

【 0 0 6 7 】

次いで、半導体及びチップ部品を内蔵した本コア層を用いて更に多層配線層を形成する。上記コア層の両面に実施例 1 で作製した導電性ペーストを充填した厚さ 1 0 0 μ m のシート状物を用い、更に膜状部品 7 1 1 を形成した配線パターン 7 0 1 を有する離型キャリア 7 0 0 を用いて図 7 (g) のように挟み込む。これを上記と同様の条件で加熱加圧し、硬化させてコア層及び離型キャリアの上の配線パターン及び膜状部品を一体化させる。更に、硬化後に離型キャリア 7 1 0 を剥離することで本発明の半導体内蔵モジュールが得られる。このように離型キャリアを用いることで、基板作製時に化学エッチングなどの湿式工程が必要なく、簡易に微細な配線パターンが得られる。また、有機フィルムを用いた離型キャリアでは、部品を内蔵する前に実装性能を評価できるので、離型キャリア上で不良な部品をリペアできるという格別の効果もある。

【 0 0 6 8 】

本方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行なった。半田リフロー試験は、最高温度が 2 6 0 $^{\circ}$ C で 1 0 秒のベルト式リフロー試験機を用いて 1 0 回通すことで行なった。また、温度サイクル試験は、高温側が 1 2 5 $^{\circ}$ C 、低温側が - 6 0 $^{\circ}$ C の温度で各 3 0 分間保持し、2 0 0 サイクル行なった。この時半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これに

より、半導体とモジュールは強固な密着が得られていることがわかる。また、導電性ペーストによるインナビア接続抵抗もほとんど初期性能と変化がなかった。

【 0 0 6 9 】

(実施例 3)

実施例 1 と同様にシート状物を用いて半導体を内蔵させたコア層と多層セラミック基板を用いて更に高密度なモジュールを作製する実施例を示す。

【 0 0 7 0 】

実施例 1 と同一条件で作製した半導体 8 0 2 を内蔵したコア層 8 0 5 を用いた (図 8 (a) 参照)。コア層の厚みは $300\mu\text{m}$ である。次に、多層セラミック基板 8 0 9 と前記コア層 8 0 5 を接着層により積層を行なう。なお、セラミック多層配線基板は、ガラスとアルミナを主成分とする低温焼成基板材料よりなる厚さ $220\mu\text{m}$ のグリーンシート (日本電気硝子製 "MLS-1000") を用いて作製される。本グリーンシートに貫通孔をパンチャにより直径 0.2mm の穴加工を行ない、この貫通孔に銀粉体を主成分とし、エチルセルロース樹脂とターピネオール溶剤を混合した導電性ペーストを充填し、更に配線パターンを同様の導電性ペーストで印刷することで形成し、このようにして作製した複数のグリーンシートを 70°C の温度で $50\text{kg}/\text{cm}^2$ の圧力で積層し、更に 900°C で 1 時間で焼成することで作製した。更に実施例 1 のように作製したシート状物に貫通孔を形成し、更に、導電性ペーストを充填した厚み $100\mu\text{m}$ のシート状物 8 1 0 及び 8 1 2 を準備し、前記コア層 8 0 5 と多層セラミック基板 8 0 9 を図 8 (b) のように位置合わせして重ね、加熱加圧して一体化したモジュールを作製する。この時最下層のシート状物には銅箔 8 1 4 を重ね一体化しても良いし、図 7 (a) のように膜状部品を形成した離型キャリアを用いて配線パターンを転写してもよい。なお、このようにして形成されたモジュールの配線パターンに半田ボールを実装し、接続端子とすることができる。

【 0 0 7 1 】

本方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行なった。半田リフロー試験は、最高温度が 260°C で 10 秒のベルト式リフロー試験機を用いて 10 回通すことで行なった。

また、温度サイクル試験は、高温側が125℃、低温側が-60℃の温度で各30分間保持し、200サイクル行なった。この時半導体モジュールはセラミック基板と積層された複合モジュールでありながら、形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより、半導体とモジュールは強固な密着が得られていることがわかる。

【0072】

また、モジュールの耐衝撃性を評価するため、1.8mの高さから落下させる落下強度を評価した。具体的には、完成したモジュールをガラスエポキシ基板の上に半田付けで実装し、アルミニウム製容器にセットしてコンクリート上に落下させ、モジュールが破損しないか調べた。比較例として作製した前記セラミック基板だけの場合は、半数にクラックが生じたが、実施例3のモジュールではクラックの発生はなかった。このことから、前記シート状物で接着したものは、セラミック基板だけでは得られない応力緩和層としての働きがあると考えられ、本発明の格別の効果といえる。

【0073】

また、導電性ペーストによるインナビア接続抵抗もほとんど初期性能と変化がなかった。

【0074】

【発明の効果】

以上説明したように、本発明の半導体内蔵モジュールによれば、熱硬化性絶縁樹脂と高濃度の無機質フィラーの混合物によるシート状物を用いることで、能動部品及び／又は受動部品を内部に埋設することができ、しかもその少なくとも片面に配線パターンと電気絶縁層による多層配線が同時に形成できるので、極めて高密度なモジュールが実現できる。また、無機質フィラーを選定することで、熱伝導度、熱膨張係数、誘電率を制御することが可能である。このことは、平面方向の熱膨張係数を半導体とほぼ同じにすることが可能であり、半導体を直接実装する基板としても有効である。更に、熱伝導度を向上させることにより、放熱を必要とする半導体などを実装する基板としても有効である。加えて、誘電率を低くすることも可能で、高周波回路用として低い損失の基板にも有効である。

【 0 0 7 5 】

また、本発明の半導体内蔵モジュールの製造方法によれば、無機質フィラーと未硬化状態の熱硬化性樹脂を含む混合物をシート状物に加工して貫通孔を形成し、導電性樹脂を充填したシート状物を準備し、離型キャリアの片面に配線パターンを形成した上に能動部品や受動部品を実装したものと、前記シート状物を位置合わせして重ね、更に別途作製した前記離型キャリア上に配線パターンを有する離型キャリアの配線パターン面を内側にして重ね、前記シート状物に埋没一体化させて加熱加圧により硬化させることで得られる。更に、この時離型キャリア上に形成した配線パターンを取り出し電極とする膜状部品も同時に形成できる。これにより、能動部品や受動部品を内蔵した極めて高密度なモジュールが簡易な方法で実現できるとともに、配線パターンも前記シート状物に埋設できるため、表面が平滑なモジュールが実現できる。これにより、本発明のモジュールの表面に配線パターンの段差がないため、さらに高密度に部品を実装することができる。

【 0 0 7 6 】

また、本発明の多層構造を有する半導体内蔵モジュールの製造方法は、半導体などの能動部品とチップ抵抗などの受動部品を内蔵できるだけでなく、多層セラミック基板も同時に内層に形成できるため、極めて高密度なモジュールが実現できる。また、種々の性能を有するセラミック基板を複数同時に積層できるので、極めて高機能なモジュールが実現できる。

【 0 0 7 7 】

以上のように本発明は、能動部品や受動部品をモジュールに内蔵でき、且つ配線パターンの間をインナービアで接続できるので、極めて高密度なモジュールが簡易な方法で実現できる。

【図面の簡単な説明】

【図 1】 本発明の一実施例による多層構造を有する半導体内蔵モジュールの断面図である。

【図 2】 本発明の一実施例による多層構造を有する半導体内蔵モジュールの断面図である。

【図 3】 本発明の一実施例による多層構造を有する半導体内蔵モジュールの断

面図である。

【図 4】本発明の一実施例による多層構造を有する半導体内蔵モジュールの断面図である。

【図 5】本発明の一実施例による多層構造を有する半導体内蔵モジュールの断面図である。

【図 6】本発明の一実施例による多層構造を有する半導体内蔵モジュールの製造工程を示す断面図である。

【図 7】本発明の一実施例による多層構造を有する半導体内蔵モジュールの製造工程を示す断面図である。

【図 8】本発明の一実施例による多層構造を有する半導体内蔵モジュールの製造工程を示す断面図である。

【符号の説明】

100、108、200、208、300、306、400、407、500、
504、507、514、609、701、709、801、807 配線パター
ン

101、201、301、401、501、601、702、802 半導体
102、106、202、206、302、305、402、405、502、
803 電気絶縁層

103、107、207、303、307、403、406、503、508、
511、513、603、607、705、708、804、808、811、
813 インナービア

104、204、604、703、 チップ部品

105、205、304、404、505、605、706、805 コア層

209 貫通スルーホール

408 コンデンサ

409 抵抗体

506、806 セラミック材料層

509、809 多層セラミック基板

510、512、602、606、704、707、810、812 シート状

物

515、815 半田ボール


600、608、814 銅箔

700、710 離型キャリア


711 膜状部品

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



【書類名】 要約書

【要約】

【課題】無機質フィラーを高濃度に充填することが可能で、しかも簡易な工法で半導体などの能動部品やチップ抵抗、チップコンデンサなどの受動部品を内部に埋設させ、且つ多層配線構造を簡易に作製することができる熱伝導性半導体内蔵モジュールを提供する。

【解決手段】電気絶縁材からなるコア層と、前記コア層の少なくとも片面に電気絶縁層と複数の配線パターンとを備えた半導体内蔵モジュールであって、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも1つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の配線パターンと導電性樹脂からなる複数のインナービアを有している半導体内蔵モジュールとする。

【選択図】 図4

出 願 人 履 歴 情 報

識別番号 [000005821]

1. 変更年月日 1990年 8月28日
[変更理由] 新規登録
住 所 大阪府門真市大字門真1006番地
氏 名 松下電器産業株式会社